Моделирование и верификация цифровых систем на языке VHDL

Моделирование и верификация цифровых систем на языке VHDL

Вес 340 г
Габариты 21.59 × 14.48 × 2.54 см
handling_time

30 days
ISBN

978-5-9710-3937-2
EAN

9785971039372
Формат

60×90/16
Издательство

Переплет

Автор

Стандарт

12
Год выпуска

Количество страниц

SKU

216114
Формат, мм\см

145×215
Язык

Тип издания

Отдельное издание
Тираж

EAN 9785971039372
278 ₪
В корзину
icon

* в связи с отменой регулярного авиасообщения срок доставки может быть дольше обычного

Описание

В настоящем издании рассматриваются подготовка тестирующих программ, моделирование и верификация VHDL-описаний проектов цифровых систем, реализуемых на элементной базе сверхбольших интегральных схем и систем на кристалле. Приводятся пошаговые маршруты выполнения различных видов моделирования в системе Questa Sim. Описываются стандарт VHDL’2008 языка VHDL и ориентированный на верификацию язык PSL (язык ассертов) для записи утверждений о свойствах поведения проектируемых цифровых систем. В книгу включено большое число примеров, которые могут быть использованы для совершенствования навыков практической работы в системе Questa Sim при промышленном проектировании. Для студентов, магистрантов и аспирантов, изучающих языки VHDL и PSL и их применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых систем.

Книги, изданные в Израиле